HDLBits - Simple wire

2024. 11. 29. 16:36·HDLBits/Verilog
목차
  1. My Answer

Wire의 사용법에 대한 문제

input in을 output out에 연결하라는 간단한 문제이다.

 

https://hdlbits.01xz.net/wiki/Wire

My Answer

module top_module(input in, output out);

    assign out = in;

endmodule
저작자표시 비영리 변경금지 (새창열림)
  1. My Answer
'HDLBits/Verilog' 카테고리의 다른 글
  • HDLBits - Notgate
  • HDLBits - Wire4
  • HDLBits - Zero
  • HDLBits - Getting Started
Zi_Yoon
Zi_Yoon
머리 속에 정리하는 곳 <전자공학>
  • Zi_Yoon
    ZY_repo
    Zi_Yoon
  • 전체
    오늘
    어제
    • 분류 전체보기 (70)
      • HDLBits (25)
        • Verilog (19)
        • Circuits (4)
        • Verification (0)
      • IDEC 교육 (1)
        • Embedded C (13)
        • Verilog HDL (8)
      • Hardware (8)
        • RISC-V Project (1)
        • Computer Architecture (0)
        • AMBA (2)
        • FPGA (0)
        • 논문 읽기 (1)
        • ETC. (4)
      • 42서울 (13)
        • 리눅스 (12)
        • 네트워크 (1)
      • 생각 (1)
      • 취업 (1)
  • 블로그 메뉴

    • 홈
    • 태그
  • 링크

  • 공지사항

  • 인기 글

  • 태그

    lsblk
    ARM
    비대칭 키
    verilog
    세션 키
    debian
    QUARTUS
    axi
    bit-wise and
    verilator
    보안 쉘
    hdlbits
    fucntion
    pointer
    centos
    research rabbit
    ssh
    Keil
    embedded
    fpga
    c
    vm
    signal trap
    IDEC
    RISC-V
    APT
    charater
    AMBA
    AppArmor
    AXI4
  • 최근 댓글

  • 최근 글

  • hELLO· Designed By정상우.v4.10.1
Zi_Yoon
HDLBits - Simple wire

개인정보

  • 티스토리 홈
  • 포럼
  • 로그인
상단으로

티스토리툴바

단축키

내 블로그

내 블로그 - 관리자 홈 전환
Q
Q
새 글 쓰기
W
W

블로그 게시글

글 수정 (권한 있는 경우)
E
E
댓글 영역으로 이동
C
C

모든 영역

이 페이지의 URL 복사
S
S
맨 위로 이동
T
T
티스토리 홈 이동
H
H
단축키 안내
Shift + /
⇧ + /

* 단축키는 한글/영문 대소문자로 이용 가능하며, 티스토리 기본 도메인에서만 동작합니다.