FPGA 내부 신호를 읽어서 디버깅에 도움을 주는 Signal Tap 사용 방법Basic ANDall Signals triggered = CaptureBasic ORone of the Signals triggered = CaptureComparisionCompares value with conditionsAdvancedCreates complex trigger

프로젝트 제작 Example - CLK 기반 LED 주기적으로 ON / OFFmodule example1#( parameter N = 25)( input wire clk, input wire rstn, output wire out);reg [N-1:0] count;always @(posedge clk, negedge rstn) begin if (~rstn) count LED의 작동이 매우 빠르기 때문에 Count의 MSB가 1일때 켜고 0일때 꺼지도록 설계Quartus SettingsAnalasys 를 진행 후에 Pin PlanningPin Planning은 Reference File을 보고 각 PIN의 이름과 전압을 설정Synthesis까지 진행 후에 Programmer에 들..